Arganzheng's Blog

stay hungry, stay foolish

大规模训练工程(03):三个框架——Megatron-LM、DeepSpeed 与 torchtitan 的架构对比与源码导读

Megatron-LM, DeepSpeed and torchtitan: Architecture and Source Guide

更新 @2026-09-06:本文 torchtitan 部分基于 v0.3.0 刷新;其余源码引用仍以 PyTorch 2.13.0 / Megatron Core 0.18.0 / DeepSpeed 0.19.2 为准。 上一篇结束在一个数字上:Llama 3 405B 用 TP 8 / PP 16 / DP 128 训练时,每张卡常驻的参数、梯度、优化器状态只有 13 GB,而在途激活可以到 73 GB。这个数字是从公式里算出来的,公式假设”bf16 参数在每张 TP×PP 分片上完整、fp32 主参数被 ZeRO-1 切成 128 份”。但公式不会告诉你:那份 bf16 参数在显存里是一个 nn.Parameter 还是一段大 buffer 的切...

大规模训练工程(02):并行策略全景——每种并行切的是哪种状态

A Map of Parallelism: Which State Does Each Strategy Shard

上一篇算出了一个数字:混合精度 + Adam 下,每个参数在训练时要占 16 字节。一个 70B 的模型光是参数、梯度和优化器状态就是 1.13 TB,还没算激活;405B 是 6.5 TB。任何一张 80 GB 的卡都放不下其中的零头。所以这些字节必须被切开放到很多卡上——怎么切,就是并行策略的全部内容。 习惯上并行策略被当作一组 API:DDP、FSDP、ColwiseParallel、Schedule1F1B、--tensor-model-parallel-size 8。这样理解的问题是你记住了十几个名字,却回答不了”这个配置为什么慢”。换一个角度:训练的状态只有四样——参数、梯度、优化器状态、激活——每一种并行策略无非是决定这四样东西的哪一样、沿哪个维度、...

大规模训练工程(01):训练任务的状态解剖——显存账与 MFU

Anatomy of Training State: Memory Accounting and MFU

一张 H100 有 80 GB 显存、标称 989 TFLOPS 的 bf16 算力。一个 70B 参数的模型,用 bf16 混合精度加 Adam 训练,参数、梯度和优化器状态加在一起是 1.13 TB——是那张卡的 14 倍。序列长 8192 时,它每一层的激活值还要 2.3 GB,80 层就是 180 GB。每个 token 的前向加反向要 4.5×10¹¹ 次浮点运算,一条 8192 token 的序列在一张卡上就算满了也要 3.7 秒。 这几个数字是本系列后面七篇的全部起点。并行策略要解决的是”1.13 TB 放到哪些卡上”;micro-batch 与激活重计算要解决的是”180 GB 的激活怎么塞进剩下的显存”;MFU 调优要解决的是”3.7 秒的理论下...

大规模训练工程:从并行策略到容错恢复(总纲)

Large-Scale Training Engineering, from Parallelism to Fault Tolerance

内容简介 更新 @2026-09-06:本文”框架与版本基线”及第三至八篇的 torchtitan / torchft 部分基于 torchtitan v0.3.0、torchft v0.2.0 刷新(两者发布于本系列之后);其余源码引用仍以 PyTorch 2.13.0 / Megatron Core 0.18.0 / DeepSpeed 0.19.2 为准。 《大规模训练工程:从并行策略到容错恢复》是一组共八篇的系列文章,面向已经会用 PyTorch 写训练循环、了解 DDP、准备把训练任务从几张卡放大到几百几千张卡的工程师,系统讲解一个大规模训练任务是如何被配置、跑满、并且长期跑住的。 它回答的问题是: 一个千卡训练任务,怎么配、怎么跑满...

通信与互联(09):系列总结与通关自测

Communication and Interconnect: Series Recap and Final Self-Test

八篇正文回答了一个问题:一次 all_reduce 从调用到完成,数据在 PCIe、NVLink、InfiniBand 上是怎么流动的,为什么有时候是带宽的问题、有时候是延迟的问题。第一篇造尺子(α-β 模型与 ring 的推导),第二、三篇给尺子填上真实刻度(链路带宽、拓扑等级、RDMA 的三条路径),第四篇讲 NCCL 如何在这些刻度上做决定,第五篇讲 PyTorch 如何使用 NCCL 而不浪费它,第六篇把前五篇变成一条曲线和一棵决策树,第七、八篇把同一套方法用到推理的 decode TP、PD 分离和 MoE 的 all_to_all 上——那里 NCCL 不再是答案,绕开它的三种办法各自付了什么代价。 本文不讲新内容,做三件事:把八篇压成一张表与八段回顾...

通信与互联(08):MoE 的通信——all-to-all、DeepEP 与 GPU 发起的通信

Communication for MoE: All-to-All, DeepEP and GPU-Initiated Networking

前七篇处理的通信有一个共同点:参与者之间交换的字节数在调用之前就是确定的。all_reduce 的每个 rank 拿同样大小的 buffer,all_gather 的每个 rank 贡献同样大小的一片,KV 传输的 block 列表由 scheduler 事先算好。第一篇给 all_to_all 留了一句话——”\(n(n-1)\) 条不同的流,无法从绕环一圈里得到好处,跨节点时会同时压满所有链路,是 MoE 训练最难对付的通信模式”——然后就再没有回来。本篇回到这里。 MoE 把它变成了训练和推理里最重的一种通信。一层 MoE 的前向,每个 token 由 router 选出 top-k 个专家,专家分布在 EP 组的所有 rank 上,于是 token 要被分...

通信与互联(07):推理侧的通信——custom all-reduce 与 KV 传输

Communication on the Inference Side: Custom All-Reduce and KV Cache Transfer

前六篇建立了一条完整的路径:第一篇的 α-β 模型给出任何一次通信的理论下界,第二、三篇给 α 和 β 填上 NVLink、PCIe、InfiniBand 与 RDMA 的真实数字,第四篇讲 NCCL 如何把这些硬件能力组织成一次 ncclAllReduce,第五篇讲 PyTorch 如何在 stream 上使用它,第六篇把这一切变成 nccl-tests 的曲线和一棵排障决策树。这些内容的默认场景是训练:消息几十 MB 到几 GB、参与者固定、通信可以和反向计算重叠。 推理把这套方法推到两个极端。第一个极端是张量并行的 decode:batch 很小、hidden 维度固定,每一层两次 all_reduce,每次只有几十到几百 KB,一个 decode step...

通信与互联(06):nccl-tests、调优与排障——从带宽曲线到 hang

nccl-tests, Tuning and Debugging Hangs: From Bandwidth Curves to Flight Recorder

前五篇建立了一条完整的因果链:第一篇的 α-β 模型给出一次集合通信的理论时间,第二、三篇给出链路能提供的 β 和 α,第四篇讲 NCCL 如何在探测到的拓扑上选 ring/tree、channel 数、算法与协议去逼近这个上限,第五篇讲 ProcessGroupNCCL 如何把 NCCL kernel 放到自己的 stream 上、watchdog 如何盯着每一个 WorkNCCL。这条链上每一环都可能出错,而错误的表现只有三种:慢、卡、结果不对。本篇的任务是把前五篇变成一套可操作的方法——面对这三种现象,先测什么、先看什么、先改什么。 性能这一半的核心工具是 nccl-tests。它做的事情很简单:对一组消息大小依次调用同一个集合通信原语,报告时间、algbw...

通信与互联(05):PyTorch 的通信栈——ProcessGroupNCCL、stream 语义与计算通信重叠

PyTorch's Communication Stack: ProcessGroupNCCL, Stream Semantics, and Compute-Communication Overlap

上一篇沿着 ncclAllReduce 走完了 NCCL 内部的全部路径:bootstrap、拓扑探测、ring/tree 搜索、transport 建连、调优表、enqueue、一个 kernel 里 nChannels 个 block 各跑一条环,跨机时由 proxy 线程替 GPU 驱动网卡。那一篇的结论可以压缩成一句话:NCCL 是一个把集合通信编译成 CUDA kernel 的库,ncclAllReduce(sendbuf, recvbuf, count, dtype, op, comm, stream) 的最后一个参数决定了这个 kernel 排进哪条队列。这一篇就从这最后一个参数开始。 绝大多数人不直接调 NCCL,而是写 dist.all_redu...

通信与互联(04):NCCL 架构——拓扑探测、channel、算法与协议

NCCL Architecture: Topology Detection, Channels, Algorithms and Protocols

前三篇把”硬件能做到什么”的上限摆出来了:第一篇给出 α-β 模型和 ring all_reduce 的 \(T_{\text{ring}} = 2(n-1)\,\alpha + \frac{2(n-1)}{n}\cdot\frac{S}{\beta}\);第二篇给 α 和 β 填上数字——NVLink 每 GPU 双向合计 600/900 GB/s(A100/H100),PCIe 4.0 x16 单向约 32 GB/s,IB NDR 单向 50 GB/s——并用 nvidia-smi topo -m 的 NV#/PIX/PXB/PHB/SYS 描述任意两个设备之间的路径;第三篇讲清了跨机时网卡如何绕过 CPU 和主机内存直接读写显存。这些都是”能力”。本篇讲的是 ...

×